Verilog HDL代码描述对状态机综合的研究
李玲
王祖强
陈东海
1.山东大学信息科学与工程学院,2501002.山东大学信息科学与工程学院,2501003.山东大学信息科学与工程学院,250100
摘要：Verilog HDL语言在芯片设计中应用广泛,而有限状态机的设计是数字系统设计的关键部分.本文介绍了有限状态机的设计,探讨了Verilog HDL代码描述会对状态机的综合结果产生的影响,最后通过一个序列检测器的设计进行实例说明.
关键词：Verilog HDL有限状态机代码描述综合
分类号：TP3(计算技术、计算机技术)
论文发表日期：2007-01-01
在线出版日期：2026-05-22（本平台首次上网日期，不代表文献的发表时间）
页数：3( 72-74 )
英文信息