一种并行程序性能分析工具的体系结构设计
王忱1
刘吟2
蒋昌俊2
张兆庆3
1.同济大学电子与信息工程学院计算机科学与工程系,上海,2000922.国家高性能计算机工程技术研究中心同济分中心,上海,2000923.中国科学院计算技术研究所,北京,100080
摘要：基于对并行调试及性能分析技术的探讨,本文介绍了一种并行程序性能分析及调试辅助工具的体系结构设计.首先,我们通过代码分析对程序代码进行处理,然后利用自动插桩模块对程序代码进行包装,从而对PVM并行程序进行可视化的性能跟踪和分析,并支持一定的扩展.
关键词：并行调试性能分析可视化插桩
分类号：TP3(计算技术、计算机技术)
论文发表日期：2004-01-01
在线出版日期：2026-05-22（本平台首次上网日期，不代表文献的发表时间）
页数：3( 29-31 )
英文信息